|
000
|
01511nam 2200277 450
|
|
001
|
CAL 012010262869
|
|
010
|
|
@a978-7-121-12070-1@dCNY36.00
|
|
100
|
|
@a20110901d2011 ekmy0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aak a 000yy
|
|
200
|
1
|
@aFPGA/ASIC高性能数字系统设计@AFPGA/ASIC gao xing neng shu zi xi tong she ji@f李洪革编著
|
|
210
|
|
@a北京@c电子工业出版社@d2011.01
|
|
215
|
|
@a328页@c图@d26cm
|
|
225
|
2
|
@a电子信息与电气学科规划教材@ADian zi xin xi yu dian qi xue ke gui hua jiao cai@i电子信息科学与工程类专业
|
|
320
|
|
@a有书目
|
|
330
|
|
@a本书是高性能数字集成系统设计的基础教材，作者从硬件描述语言Verilog HDL描述入手，重点阐述了高性能集成化数字电路的电路结构、面积优化、时序优化、速度优化、功耗优化和可重构设计等问题。本书还给出了复杂数字系统的两种实现方案FPGA／ASIC的具体实现方案。全书共分11章，主要包含复杂数字系统设计问题前瞻、Verilog HDL语言基础、电路结构优化、状态机及数据路径、时序／时钟域、低功耗、可重构设计及其具体FPGA／ASIC设计实现方法。本书通过大量设计实例讨论高性能设计思想和方法，同时，针对当前工业界人士的问题和需求，有的放矢地分析和解释了相关具体设计案例。
|
|
410
|
0
|
@12001 @a电子信息与电气学科规划教材@i电子信息科学与工程类专业
|
|
606
|
0
|
@a可编程序逻辑器件@AKe bian cheng xu luo ji qi jian@x数字系统@x系统设计@j教材
|
|
606
|
0
|
@a集成电路@AJi cheng dian lu@x电路设计@j教材
|
|
610
|
0
|
@aFPGA@aASIC
|
|
690
|
|
@aTP332.1@v5
|
|
690
|
|
@aTN402@v5
|
|
701
|
0
|
@a李洪革@Ali hong ge@4编著
|
|
801
|
0
|
@aCN@c20110901
|
|
905
|
|
@dTP332.1@eL172@f3
|
|
|
|
|
| |
| FPGA/ASIC高性能数字系统设计/李洪革编著.-北京：电子工业出版社，2011.01 |
| 328页：图；26cm.-(电子信息与电气学科规划教材.电子信息科学与工程类专业) |
| |
| |
| ISBN 978-7-121-12070-1：CNY36.00 |
| 本书是高性能数字集成系统设计的基础教材，作者从硬件描述语言Verilog HDL描述入手，重点阐述了高性能集成化数字电路的电路结构、面积优化、时序优化、速度优化、功耗优化和可重构设计等问题。本书还给出了复杂数字系统的两种实现方案FPGA／ASIC的具体实现方案。全书共分11章，主要包含复杂数字系统设计问题前瞻、Verilog HDL语言基础、电路结构优化、状态机及数据路径、时序／时钟域、低功耗、可重构设计及其具体FPGA／ASIC设计实现方法。本书通过大量设计实例讨论高性能设计思想和方法，同时，针对当前工业界人士的问题和需求，有的放矢地分析和解释了相关具体设计案例。 |
| ● |
正题名：FPGA/ASIC高性能数字系统设计
索取号：TP332.1/L172
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
1039456
|
210394562
|
自科库301/301自科库 61排2列4层/
[索取号:TP332.1/L172]
|
在馆
|
|
|
2
|
1039457
|
210394571
|
自科库301/301自科库 56排6列2层/
[索取号:TP332.1/L172]
|
在馆
|
|
|
3
|
1039458
|
210394580
|
自科库301/301自科库 54排5列4层/
[索取号:TP332.1/L172]
|
在馆
|
|
