书目信息 |
| 题名： |
数字逻辑基础与Verilog硬件描述语言
|
|
| 作者： | 王秀娟 ， 魏坚华 ， 贾熹滨 ， 张佳玥 ， 陈军成 编著 | |
| 分册： | ||
| 出版信息： | 北京 清华大学出版社 2020.08 |
|
| 页数： | 302页 | |
| 开本： | 26cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TP302.2 ， TP312 | |
| 科图分类： | ||
| 主题词： | 硬件描述语言--程序设计--高等学校--教材 , 数字逻辑--高等学校--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-302-54671-9 | |
| 000 | 01440nam0 2200313 450 | |
| 001 | 2020006388 | |
| 010 | @a978-7-302-54671-9@dCNY59.80 | |
| 100 | @a20190916d2020 em y0chiy0110 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @ay z 000yy | |
| 200 | 1 | @a数字逻辑基础与Verilog硬件描述语言@Ashu zi luo ji ji chu yu V e r i l o g ying jian miao shu yu yan@f王秀娟 … [等] 编著@Fwang xiu juan…[deng]bian zhu |
| 205 | @a第2版 | |
| 210 | @a北京@c清华大学出版社@d2020.08 | |
| 215 | @a302页@d26cm | |
| 300 | @a高等院校信息技术规划教材 | |
| 304 | @a编著者还有:魏坚华,贾熹滨,张佳玥,陈军成 | |
| 330 | @a全书内容分为正文和附录两大部分，其中正文部分第1～3章介绍了数字逻辑的理论基础，包括数制、码制、逻辑代数基础以及硬件描述语言基础等；第4章介绍了组合电路的分析方法，常用逻辑功能电路的VerilogHDL建模方法以及典型功能模块的应用；第5～8章在分析锁存器/触发器工作原理和逻辑特性基础上，介绍了同步时序电路的分析方法，分别讨论了典型和一般同步时序电路的VeriloghHDL建模方法，并介绍了典型同步时序模块的应用方法。 | |
| 606 | 0 | @a硬件描述语言@x程序设计@x高等学校@j教材 |
| 606 | 0 | @a数字逻辑@x高等学校@j教材 |
| 690 | @aTP302.2@v5 | |
| 690 | @aTP312@v5 | |
| 701 | 0 | @a王秀娟@Awang xiu juan@4编著 |
| 701 | 0 | @a魏坚华@Awei jian hua@4编著 |
| 701 | 0 | @a贾熹滨@Ajia xi bin@4编著 |
| 701 | 0 | @a张佳玥@Azhang jia yue@4编著 |
| 701 | 0 | @a陈军成@Achen jun cheng@4编著 |
| 801 | 0 | @aCN@c20200916 |
| 905 | @a河南城建学院图书馆@dTP302.2@eW390=2 | |
| 数字逻辑基础与Verilog硬件描述语言/王秀娟 … [等] 编著.-第2版.-北京：清华大学出版社，2020.08 |
| 302页；26cm |
| 高等院校信息技术规划教材 |
| ISBN 978-7-302-54671-9：CNY59.80 |
| 全书内容分为正文和附录两大部分，其中正文部分第1～3章介绍了数字逻辑的理论基础，包括数制、码制、逻辑代数基础以及硬件描述语言基础等；第4章介绍了组合电路的分析方法，常用逻辑功能电路的VerilogHDL建模方法以及典型功能模块的应用；第5～8章在分析锁存器/触发器工作原理和逻辑特性基础上，介绍了同步时序电路的分析方法，分别讨论了典型和一般同步时序电路的VeriloghHDL建模方法，并介绍了典型同步时序模块的应用方法。 |
| ● |
| 相关链接 |
|
|
|
正题名：数字逻辑基础与Verilog硬件描述语言
索取号：TP302.2/W390=2
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1457884 | 214578848 | 自科库301/301自科库 75排1列1层/ [索取号:TP302.2/W390=2] | 在馆 | |
| 2 | 1457885 | 214578857 | 自科库301/301自科库 75排1列1层/ [索取号:TP302.2/W390=2] | 在馆 |