书目信息

书名： Verilog数字系统设计 
作者： 纳瓦毕 著 ；李广军 译
出版信息： 北京   电子工业出版社  2007
开本页数： 26cm  274页
丛书名：
单 册：
中图分类： TP312
科图分类：
主题词： 硬件描述语言--程序设计--教材 , 硬件描述语言 , 程序设计
电子资源：
ISBN： 978-7-121-04767-1
000 01315nam0-2200313 450-
001 0100006579
010    @a978-7-121-04767-1@dCNY29.00
100    @a20070402d2007 em y0chiy50 ea
101 1  @achi@ceng
102    @aCN@b110000
105    @ay z 000yy
106    @ar
200 1  @aVerilog数字系统设计@9Verilog shu zi xi tong she ji@b专著@eRTL综合、测试平台与验证@dVerilog digital system design@eregister transfer level synthesis, testbench, and verification@f(美)Zainalabedin Navabi著@F ( mei )Zainalabedin Navabi zhu@g李广军[等]译@Gli guang jun [ deng ] yi@zeng
210    @a北京@c电子工业出版社@d2007
215    @a274页@d26cm@e1光盘
300    @a国外电子与通信教材系列
305    @a据原书第二版译出
307    @a附光盘：ISBN 978-7-89485-356-1
330    @a本书主要讲述基于IEEE Std1364-2001版本的Verilog硬件描述语言，着重讲述了如何使用Verilog进行数字系统的设计、验证及综合。
510 1  @aVerilog digital system design@eregister transfer level synthesis, testbench, and verification@zeng
606 0  @a硬件描述语言@x程序设计@j教材
606 0  @a硬件描述语言
606 0  @a程序设计
690    @aTP312@v4
701  0 @c(美)@a纳瓦毕@9na wa bi@c(Navabi, Zainalabedin)@4著
702  0 @a李广军@9li guang jun@4译
801    @aCN@bnygyxylib
901    @a000010
905    @dTP312@b683512-4@e250@f3
    
    Verilog数字系统设计：RTL综合、测试平台与验证=Verilog digital system design：register transfer level synthesis, testbench, and verification/(美)Zainalabedin Navabi著/李广军[等]译.-北京：电子工业出版社，2007
    274页；26cm＋1光盘
    国外电子与通信教材系列
    
    ISBN 978-7-121-04767-1：CNY29.00
    本书主要讲述基于IEEE Std1364-2001版本的Verilog硬件描述语言，着重讲述了如何使用Verilog进行数字系统的设计、验证及综合。
●
相关链接
在五车中查询图书 在当当中查询图书 在豆瓣中查询图书


正题名：Verilog数字系统设计     索取号：TP312/250         预约/预借

序号 登录号 条形码 馆藏地/架位号 状态 备注
1 683512   206835120   期刊室512/301自科库 44排1列3层/ [索取号:TP312/250] 在馆    
2 683513   206835139   期刊室512/301自科库 44排1列3层/ [索取号:TP312/250] 在馆    
3 683514   206835148   自科二线404/404自科库 17排6列5层/ [索取号:TP312/250] 在馆