书目信息 |
| 题名： |
集成电路系统设计
|
|
| 作者： | 李洪革 编著 | |
| 分册： | ||
| 出版信息： | 北京 北京航空航天大学出版社 2021.09 |
|
| 页数： | 311页 | |
| 开本： | 26cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TN4 | |
| 科图分类： | ||
| 主题词： | 集成电路--ji cheng dian lu--电路设计--高等学校--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-5124-3579-7 | |
| 000 | 01364nam0 2200241 450 | |
| 001 | CAL 004200397 | |
| 010 | @a978-7-5124-3579-7@dCNY59.90 | |
| 100 | @a20220906d2021 em y0chiy50 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aa a 000yy | |
| 106 | @ar | |
| 200 | 1 | @a集成电路系统设计@Aji cheng dian lu xi tong she ji@f李洪革编著 |
| 210 | @a北京@c北京航空航天大学出版社@d2021.09 | |
| 215 | @a311页@c图@d26cm | |
| 320 | @a有书目 (第310-311页) | |
| 330 | @a本书属于数字集成电路与系统设计的基础教材, 作者从基于硬件语言的数字系统设计入手, 重点阐述了高性能集成化数字电路的系统架构、逻辑综合、性能优化设计、数字信号处理和可重构AI计算等问题。本书还介绍了数字系统基于FPGA的实现方案。全书共分12章, 主要包含数字系统设计的介绍、Verilog语言基础、电路逻辑综合优化、数值计算单元、数字系统计算、状态机及数据路径、时序/时钟/异步、低功耗、可重构设计以及AI加速器电路架构的设计实现。本书通过大量设计实例讨论高性能设计思想和方法, 同时, 针对当前高等学校学生、研究生和设计系统设计的介绍、Verilog语言基础、电路逻辑综合优化、数值计算单元、数字系统计算、状态机及数据路径、时序/时钟/异步、低功耗、可重构设计以及AI加速器电路架构的设计实现。 | |
| 333 | @a高等学校通用教材 | |
| 606 | 0 | @a集成电路@Aji cheng dian lu@x电路设计@x高等学校@j教材 |
| 690 | @aTN4@v5 | |
| 701 | 0 | @a李洪革@Ali hong ge@4编著 |
| 801 | 0 | @aCN@c20220906 |
| 905 | @a河南城建学院图书馆@dTN4@eL172@f1 | |
| 集成电路系统设计/李洪革编著.-北京：北京航空航天大学出版社，2021.09 |
| 311页：图；26cm |
| 使用对象：高等学校通用教材 |
| ISBN 978-7-5124-3579-7：CNY59.90 |
| 本书属于数字集成电路与系统设计的基础教材, 作者从基于硬件语言的数字系统设计入手, 重点阐述了高性能集成化数字电路的系统架构、逻辑综合、性能优化设计、数字信号处理和可重构AI计算等问题。本书还介绍了数字系统基于FPGA的实现方案。全书共分12章, 主要包含数字系统设计的介绍、Verilog语言基础、电路逻辑综合优化、数值计算单元、数字系统计算、状态机及数据路径、时序/时钟/异步、低功耗、可重构设计以及AI加速器电路架构的设计实现。本书通过大量设计实例讨论高性能设计思想和方法, 同时, 针对当前高等学校学生、研究生和设计系统设计的介绍、Verilog语言基础、电路逻辑综合优化、数值计算单元、数字系统计算、状态机及数据路径、时序/时钟/异步、低功耗、可重构设计以及AI加速器电路架构的设计实现。 |
| ● |
| 相关链接 |
|
|
|
正题名：集成电路系统设计
索取号：TN4/L172
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1566440 | 215664403 | 自科库301/301自科库 34排4列3层/ [索取号:TN4/L172] | 在馆 |