|
000
|
01517nam 2200361 450
|
|
001
|
91575
|
|
005
|
20250817093304.87
|
|
010
|
|
@a978-7-302-68785-6@dCNY59.00
|
|
100
|
|
@a20250609d2025 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa a 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@aVerilog HDL计算机网络典型电路算法设计与实现@AVerilog HDL ji suan ji wang luo dian xing dian lu suan fa she ji yu shi xian@f乔庐峰 ... [等] 编著
|
|
210
|
|
@a北京@c清华大学出版社@d2025.05
|
|
215
|
|
@a196页@c图@d26cm
|
|
225
|
2
|
@a电子信息前沿技术丛书@Adian zi xin xi qian yan ji shu cong shu
|
|
300
|
|
@a水木书荟
|
|
304
|
|
@a题名页题其余责任者: 陈庆华, 晋军, 续欣
|
|
314
|
|
@a乔庐峰, 陆军工程大学教授。长期从事通信、网络类数字系统架构设计、关键算法研究和电路设计工作, 多项设计以FPGA和专用集成电路形式实现并得到实际应用, 积累了丰富的理论和工程实践经验。
|
|
320
|
|
@a有书目
|
|
330
|
|
@a本书共6章, 内容包括: 计算机网络典型电路概述、基于Trie的路由查找算法及电路实现、SDN流表电路算法与电路实现、典型空分交换单元的原理与设计、共享存储交换单元、常用多用户队列管理器与调度器电路。
|
|
410
|
0
|
@12001 @a电子信息前沿技术丛书
|
|
606
|
0
|
@a硬件描述语言@Aying jian miao shu yu yan@x程序设计
|
|
610
|
0
|
@aVerilog HDL
|
|
690
|
|
@aTP312.8VH@v5
|
|
690
|
|
@aTP312.8@v4
|
|
701
|
0
|
@a乔庐峰@Aqiao lu feng@4编著
|
|
701
|
0
|
@a陈庆华@Achen qing hua@4编著
|
|
701
|
0
|
@a晋军@Ajin jun@4编著
|
|
701
|
0
|
@a续欣@Axu xin@4编著
|
|
801
|
0
|
@aCN@c20250909
|
|
905
|
|
@a河南城建学院图书馆@dTP312.8@eQ320@f1
|
|
|
|
|
| |
| Verilog HDL计算机网络典型电路算法设计与实现/乔庐峰 ... [等] 编著.-北京：清华大学出版社，2025.05 |
| 196页：图；26cm.-(电子信息前沿技术丛书) |
| 水木书荟 |
| |
| ISBN 978-7-302-68785-6：CNY59.00 |
| 本书共6章, 内容包括: 计算机网络典型电路概述、基于Trie的路由查找算法及电路实现、SDN流表电路算法与电路实现、典型空分交换单元的原理与设计、共享存储交换单元、常用多用户队列管理器与调度器电路。 |
| ● |
正题名：Verilog HDL计算机网络典型电路算法设计与
索取号：TP312.8/Q320
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
1625539
|
216255399
|
自科库301/301自科库 56排4列4层/
[索取号:TP312.8/Q320]
|
在馆
|
|
