|
000
|
01405nam0 2200325 450
|
|
001
|
012017000125
|
|
010
|
|
@a978-7-5606-3858-4@dCNY53.00
|
|
100
|
|
@a20151130d2015 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b610000
|
|
105
|
|
@aak a 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@aVerilog HDL数字集成电路高级程序设计@AVerilog HDLshu zi ji cheng dian lu gao ji cheng xu she ji@f蔡觉平 ... [等] 编著@Fcai jue ping ... [deng] bian zhu
|
|
210
|
|
@a西安@c西安电子科技大学出版社@d2015.10
|
|
215
|
|
@a464页@c图@d26cm
|
|
300
|
|
@a高等学校电子信息类“十三五”规划教材 西安电子科技大学研究生精品教材
|
|
304
|
|
@a题名页题: 蔡觉平, 翁静纯, 褚洁, 冯必先编著
|
|
312
|
|
@a英文并列题名取自封面
|
|
320
|
|
@a有书目 (第464页)
|
|
330
|
|
@a本书内容分为10章: Verilog HDL设计方法概述、模块和结构化建模、数据流描述和运算符、行为级描述、测试和仿真、组合电路、时序电路、存储器设计实例、高级程序设计实例, 重点介绍了Verilog HDL设计方法。
|
|
510
|
1
|
@aVerilog HDL advanced digital integrated circuit design@zeng
|
|
606
|
0
|
@a数字集成电路@Ashu zi ji cheng dian lu@x电路设计@x高等学校@j教材
|
|
606
|
0
|
@aVHDL语言@AVHDLyu yan@x程序设计@x高等学校@j教材
|
|
690
|
|
@aTN431.2@v5
|
|
690
|
|
@aTP312VH@v5
|
|
701
|
0
|
@a蔡觉平@Acai jue ping@4编著
|
|
701
|
0
|
@a翁静纯@Aweng jing chun@4编著
|
|
701
|
0
|
@a褚洁@Achu jie@4编著
|
|
801
|
0
|
@aCN@c20170818
|
|
905
|
|
@a河南城建学院图书馆@b21325961@dTN431.2@eC034@f1
|
|
|
|
|
| |
| Verilog HDL数字集成电路高级程序设计/蔡觉平 ... [等] 编著.-西安：西安电子科技大学出版社，2015.10 |
| 464页：图；26cm |
| 高等学校电子信息类“十三五”规划教材 西安电子科技大学研究生精品教材 |
| |
| ISBN 978-7-5606-3858-4：CNY53.00 |
| 本书内容分为10章: Verilog HDL设计方法概述、模块和结构化建模、数据流描述和运算符、行为级描述、测试和仿真、组合电路、时序电路、存储器设计实例、高级程序设计实例, 重点介绍了Verilog HDL设计方法。 |
| ● |
正题名：Verilog HDL数字集成电路高级程序设计
索取号：TN431.2/C034
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
1325961
|
213259613
|
自科库301/301自科库 28排1列1层/
[索取号:TN431.2/C034]
|
在馆
|
|
