书目信息 |
| 题名： |
System Verilog验证方法学
|
|
| 作者： | 伯杰龙 ， 塞尔尼 ， 亨特 著 ；夏宇闻 ， 杨雷 ， 陈先勇 译 | |
| 分册： | ||
| 出版信息： | 北京 北京航空航天大学出版社 2007.05 |
|
| 页数： | 467页 | |
| 开本： | 23cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TN402 | |
| 科图分类： | ||
| 主题词： | 集成电路--ji cheng dian lu--芯片--设计 | |
| 电子资源： | ||
| ISBN： | 978-7-81124-079-5 | |
| 000 | 01706nam0 2200349 450 | |
| 001 | 012008107169 | |
| 005 | 20080901200337.06 | |
| 010 | @a978-7-81124-079-5@dCNY58.00 | |
| 100 | @a20080901d2007 em y0chiy0120 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @ak a 001yy | |
| 106 | @ar | |
| 200 | 1 | @aSystem Verilog验证方法学@ASystem Verilog yan zheng fang fa xue@d= Verification methodology manual for system verilog@fJanick Bergeron ... [等] 著@FJanick Bergeron...[deng]zhu@g夏宇闻 ... [等] 译@Gxia yu wen...[deng]yi@zeng |
| 210 | @a北京@c北京航空航天大学出版社@d2007.05 | |
| 215 | @a467页@d23cm | |
| 304 | @a题名页题 : Janick Bergeron, Eduard Cerny, Alan Hunter, Andrew Nightingale著; 夏宇闻, 杨雷, 陈先勇, 徐伟俊, 杨鑫译 | |
| 306 | @a本书由美国Synopsys和ARM公司授权 | |
| 314 | @a责任者Bergeron, Cerny, Hunter规范汉译姓 : 伯杰龙, 塞尔尼, 亨特 | |
| 320 | @a有书目和索引 | |
| 330 | @a本书借助许多用SystemVerilog编写的例子，介绍和说明一套完整的验证方法学。它涵盖了所有最新的 验证技术，其中包括: 验证计划制定、TestBench架构、受约束随机激励产生、以覆盖率为主导（coverage-driven）的验证、基于断言（assertion-based）的验证、形式化分析，以及基于一个开放、完善的方法学上的系统级验证。 | |
| 500 | 10 | @aVerification methodology manual for system verilog@mChinese |
| 606 | 0 | @a集成电路@Aji cheng dian lu@x芯片@x设计 |
| 690 | @aTN402@v4 | |
| 701 | 1 | @a伯杰龙@Abo jie long@g(Bergeron, Janick)@4著 |
| 701 | 1 | @a塞尔尼@Asai er ni@g(Cerny, Eduard)@4著 |
| 701 | 1 | @a亨特@Aheng te@g(Hunter, Alan)@4著 |
| 702 | 0 | @a夏宇闻@Axia yu wen@4译 |
| 702 | 0 | @a杨雷@Ayang lei@4译 |
| 702 | 0 | @a陈先勇@Achen xian yong@4译 |
| 801 | 0 | @aCN@bQSSK@c20080901 |
| 905 | @b734643-44@dTN402@eB911@f2 | |
| System Verilog验证方法学= Verification methodology manual for system verilog/Janick Bergeron ... [等] 著/夏宇闻 ... [等] 译.-北京：北京航空航天大学出版社，2007.05 |
| 467页；23cm |
| ISBN 978-7-81124-079-5：CNY58.00 |
| 本书借助许多用SystemVerilog编写的例子，介绍和说明一套完整的验证方法学。它涵盖了所有最新的 验证技术，其中包括: 验证计划制定、TestBench架构、受约束随机激励产生、以覆盖率为主导（coverage-driven）的验证、基于断言（assertion-based）的验证、形式化分析，以及基于一个开放、完善的方法学上的系统级验证。 |
| ● |
| 相关链接 |
|
|
|
正题名：System Verilog验证方法学
索取号：TN402/B911
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 734643 | 207346433 | 自科库301/301自科库 35排1列3层/ [索取号:TN402/B911] | 在馆 | |
| 2 | 734644 | 207346442 | 自科库301/301自科库 35排1列3层/ [索取号:TN402/B911] | 在馆 |