|
000
|
01038nam0 2200241 450
|
|
001
|
2261040175
|
|
010
|
|
@a978-7-03-066479-2@dCNY89.00
|
|
100
|
|
@a20220812d2022 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a高速串行收发器原理及芯片设计@Agao su chuan hang shou fa qi yuan li ji xin pian she ji@e基于JESD204B标准@f唐枋, 李世平, 陈卓著
|
|
210
|
|
@a北京@c科学出版社@d2022.03
|
|
215
|
|
@a170页@c图@d26cm
|
|
330
|
|
@a本书研究JESD204B协议的基本内容, 整理其关键技术, 分析204B控制器的确定性延迟机制, 探讨收发器PHY的系统结构和重要的参数设置。分别针对发送端和接收端, 详细分析和描述JESD204B控制器的协议与数字电路设计实现。最后, 介绍了基于混合信号的JESD204B收发器的系统仿真方案和关键仿真结果。
|
|
606
|
0
|
@a可编程序逻辑阵列@Ake bian cheng xu luo ji zhen lie@x系统设计
|
|
690
|
|
@aTP332.1@v5
|
|
701
|
0
|
@a唐枋@Atang fang@4著
|
|
701
|
0
|
@a李世平@Ali shi ping@4著
|
|
701
|
0
|
@a陈卓@Achen zhuo@4著
|
|
801
|
0
|
@aCN@c20220906
|
|
905
|
|
@a河南城建学院图书馆@dTP332.1@eT232
|
|
|
|
|
| |
| 高速串行收发器原理及芯片设计：基于JESD204B标准/唐枋, 李世平, 陈卓著.-北京：科学出版社，2022.03 |
| 170页：图；26cm |
| |
| |
| ISBN 978-7-03-066479-2：CNY89.00 |
| 本书研究JESD204B协议的基本内容, 整理其关键技术, 分析204B控制器的确定性延迟机制, 探讨收发器PHY的系统结构和重要的参数设置。分别针对发送端和接收端, 详细分析和描述JESD204B控制器的协议与数字电路设计实现。最后, 介绍了基于混合信号的JESD204B收发器的系统仿真方案和关键仿真结果。 |
| ● |
正题名：高速串行收发器原理及芯片设计
索取号：TP332.1/T232
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
1573688
|
215736880
|
自科库301/301自科库 61排3列1层/
[索取号:TP332.1/T232]
|
在馆
|
|
