书目信息 |
| 题名： |
Verilog HDL数字集成电路设计原理与应用
|
|
| 作者： | 蔡觉平 ， 李振荣 ， 何小川 编著 | |
| 分册： | ||
| 出版信息： | 西安 西安电子科技大学出版社 2016.08 |
|
| 页数： | 288页 | |
| 开本： | 26cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TN431.2 ， TP312VH | |
| 科图分类： | ||
| 主题词： | 数字集成电路--shu zi ji cheng dian lu--电路设计--高等教育--教材 , VHDL语言--VHDLyu yan--程序设计--高等教育--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-5606-4110-2 | |
| 000 | 01410nam0 2200313 450 | |
| 001 | 012017000603 | |
| 010 | @a978-7-5606-4110-2@dCNY35.00 | |
| 100 | @a20160907d2016 em y0chiy50 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b610000 | |
| 105 | @aak a 000yy | |
| 106 | @ar | |
| 200 | 1 | @aVerilog HDL数字集成电路设计原理与应用@AVerilog HDLshu zi ji cheng dian lu she ji yuan li yu ying yong@f蔡觉平 ... [等] 编著@Fcai jue ping ... [deng] bian zhu |
| 205 | @a第2版 | |
| 210 | @a西安@c西安电子科技大学出版社@d2016.08 | |
| 215 | @a288页@c图@d26cm | |
| 300 | @a“十二五”普通高等教育本科国家规划教材 | |
| 304 | @a题名页题: 蔡觉平, 李振荣, 何小川, 李道楠, 翁静纯编著 | |
| 320 | @a有书目 (第288页) | |
| 330 | @a全书共8章, 主要内容包括硬件描述语言和Verilog HDL概述, Verilog HDL的基本语法, Verilog HDL程序设计语句和描述方式, 组合电路和时序电路的设计举例, Verilog HDL集成电路测试程序和测试方法, 较为复杂的数字电路和系统的设计举例, 数字集成电路中Verilog HDL的EDA工具和使用, 以及对Verilog HDL发展的分析等。 | |
| 606 | 0 | @a数字集成电路@Ashu zi ji cheng dian lu@x电路设计@x高等教育@j教材 |
| 606 | 0 | @aVHDL语言@AVHDLyu yan@x程序设计@x高等教育@j教材 |
| 690 | @aTN431.2@v5 | |
| 690 | @aTP312VH@v5 | |
| 701 | 0 | @a蔡觉平@Acai jue ping@4编著 |
| 701 | 0 | @a李振荣@Ali zhen rong@4编著 |
| 701 | 0 | @a何小川@Ahe xiao chuan@4编著 |
| 801 | 0 | @aCN@c20170822 |
| 905 | @a河南城建学院图书馆@b21326746@dTN431.2@eC034=2@f1 | |
| Verilog HDL数字集成电路设计原理与应用/蔡觉平 ... [等] 编著.-第2版.-西安：西安电子科技大学出版社，2016.08 |
| 288页：图；26cm |
| “十二五”普通高等教育本科国家规划教材 |
| ISBN 978-7-5606-4110-2：CNY35.00 |
| 全书共8章, 主要内容包括硬件描述语言和Verilog HDL概述, Verilog HDL的基本语法, Verilog HDL程序设计语句和描述方式, 组合电路和时序电路的设计举例, Verilog HDL集成电路测试程序和测试方法, 较为复杂的数字电路和系统的设计举例, 数字集成电路中Verilog HDL的EDA工具和使用, 以及对Verilog HDL发展的分析等。 |
| ● |
| 相关链接 |
|
|
|
正题名：Verilog HDL数字集成电路设计原理与应用
索取号：TN431.2/C034=2
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1326746 | 213267463 | 自科库301/301自科库 36排2列4层/ [索取号:TN431.2/C034=2] | 在馆 |