书目信息 |
| 题名： |
从CPU到SoC的设计与实现
|
|
| 作者： | 何宾 ， 罗显志 编著 | |
| 分册： | ||
| 出版信息： | 北京 电子工业出版社 2024.03 |
|
| 页数： | x, 325页 | |
| 开本： | 26cm | |
| 丛书名： | 电子系统EDA新技术丛书 | |
| 单 册： | ||
| 中图分类： | TN402 | |
| 科图分类： | ||
| 主题词： | 集成电路--ji cheng dian lu--电路设计 | |
| 电子资源： | ||
| ISBN： | 978-7-121-46295-5 | |
| 000 | 01400nam 2200301 450 | |
| 001 | 2433352504 | |
| 010 | @a978-7-121-46295-5@dCNY79.00 | |
| 100 | @a20240402d2024 em y0chiy0120 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aak z 000yy | |
| 106 | @ar | |
| 200 | 1 | @a从CPU到SoC的设计与实现@Acong CPU dao SoC de she ji yu shi xian@e基于高云云源软件和FPGA硬件平台@f何宾, 罗显志编著 |
| 210 | @a北京@c电子工业出版社@d2024.03 | |
| 215 | @ax, 325页@c图@d26cm | |
| 225 | 2 | @a电子系统EDA新技术丛书@Adian zi xi tong EDA xin ji shu cong shu |
| 300 | @a广东高云半导体股份有限公司大学计划参考教材 | |
| 314 | @a何宾, 知名的嵌入式和EDA技术专家, 长期从事电子设计自动化方面的教学和科研工作, 与全球多家知名的半导体厂商和EDA工具厂商密切合作。 | |
| 330 | @a本书共8章, 主要内容包括Verilog HDL规范进阶、加法器和减法器的设计和验证、乘法器和除法器的设计和验证、浮点运算器的设计和验证、Codescape的下载安装和使用指南、单周期MIPS系统的设计和验证、多周期MIPS系统的设计和验证, 以及流水线MIPS系统的设计和验证等内容。 | |
| 410 | 0 | @12001 @a电子系统EDA新技术丛书 |
| 517 | 1 | @a基于高云云源软件和FPGA硬件平台@Aji yu gao yun yun yuan ruan jian he FPGA ying jian ping tai |
| 586 | @a | |
| 606 | 0 | @a集成电路@Aji cheng dian lu@x电路设计 |
| 690 | @aTN402@v5 | |
| 701 | 0 | @a何宾@Ahe bin@4编著 |
| 701 | 0 | @a罗显志@Aluo xian zhi@4编著 |
| 801 | 0 | @aCN@c20240402 |
| 905 | @dTN402@eH165@f1@sTN402/H165@S@Z | |
| 从CPU到SoC的设计与实现：基于高云云源软件和FPGA硬件平台/何宾, 罗显志编著.-北京：电子工业出版社，2024.03 |
| x, 325页：图；26cm.-(电子系统EDA新技术丛书) |
| 广东高云半导体股份有限公司大学计划参考教材 |
| ISBN 978-7-121-46295-5：CNY79.00 |
| 本书共8章, 主要内容包括Verilog HDL规范进阶、加法器和减法器的设计和验证、乘法器和除法器的设计和验证、浮点运算器的设计和验证、Codescape的下载安装和使用指南、单周期MIPS系统的设计和验证、多周期MIPS系统的设计和验证, 以及流水线MIPS系统的设计和验证等内容。 |
| ● |
| 相关链接 |
|
|
|
正题名：从CPU到SoC的设计与实现
索取号：TN402/H165
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 21609975 | 216099754 | 自科库301/301自科库 35排1列4层/ [索取号:TN402/H165] | 在馆 |