|
000
|
01018nam 2200289 450
|
|
001
|
012008878587
|
|
005
|
20080602105005.60
|
|
010
|
|
@a978-7-5084-4469-7@dCNY28.00
|
|
100
|
|
@a20080603d2007 em y0chiy0120 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa a 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@aVerilog HDL数字控制系统设计实例@AVerilog HDL shu zi kong zhi xi tong she ji shi li@f冼进主编@Fxian jin zhu bian
|
|
210
|
|
@a北京@c中国水利水电出版社@d2007.04
|
|
215
|
|
@a250页@c图@d26cm
|
|
225
|
2
|
@a万水电子丛书@Awan shui dian zi cong shu
|
|
320
|
|
@a有书目
|
|
330
|
|
@a本书首先简单介绍Verilog HDL的语法，基本组合逻辑电路的Verilog HDL设计与实现，以及基本时序逻辑电路的Verilog HDL设计与实现等。
|
|
410
|
0
|
@12001 @a万水电子丛书
|
|
606
|
0
|
@aVHDL语言@AVHDL yu yan@x程序设计
|
|
606
|
0
|
@a数字控制系统@Ashu zi kong zhi xi tong@x系统设计
|
|
690
|
|
@aTP312VH@v4
|
|
690
|
|
@aTP273@v4
|
|
701
|
0
|
@a冼进@Axian jin@4主编
|
|
801
|
0
|
@aCN@bQSSK@c20080602
|
|
905
|
|
@b722118-20@dTP312VH@eX239@f3
|
|
|
|
|
| |
| Verilog HDL数字控制系统设计实例/冼进主编.-北京：中国水利水电出版社，2007.04 |
| 250页：图；26cm.-(万水电子丛书) |
| |
| |
| ISBN 978-7-5084-4469-7：CNY28.00 |
| 本书首先简单介绍Verilog HDL的语法，基本组合逻辑电路的Verilog HDL设计与实现，以及基本时序逻辑电路的Verilog HDL设计与实现等。 |
| ● |
正题名：Verilog HDL数字控制系统设计实例
索取号：TP312VH/X239
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
722118
|
207221184
|
自科库301/301自科库 56排1列3层/
[索取号:TP312VH/X239]
|
在馆
|
|
|
2
|
722119
|
207221193
|
自科二线400A/400A自科库 5排2列3层/
[索取号:TP312VH/X239]
|
在馆
|
|
|
3
|
722120
|
207221200
|
期刊室512/301自科库 50排3列1层/
[索取号:TP312VH/X239]
|
在馆
|
|
