书目信息 |
| 题名： |
Verilog HDL数字系统设计及实践
|
|
| 作者： | 刘睿强 ， 童贞理 ， 尹洪剑 编著 | |
| 分册： | ||
| 出版信息： | 北京 电子工业出版社 2011.01 |
|
| 页数： | 213页 | |
| 开本： | 26cm | |
| 丛书名： | 新编电气与电子信息类规划教材 | |
| 单 册： | ||
| 中图分类： | TP312VH | |
| 科图分类： | ||
| 主题词： | VHDL语言--vhdl yu yan--程序设计--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-121-12021-3 | |
| 000 | 01220nam 2200265 450 | |
| 001 | CAL 012011025241 | |
| 010 | @a978-7-121-12021-3@dCNY29.00 | |
| 100 | @a20110901d2011 ekmy0chiy0121 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aak a 000yy | |
| 200 | 1 | @aVerilog HDL数字系统设计及实践@Averilog hdl shu zi xi tong she ji ji shi jian@f刘睿强, 童贞理, 尹洪剑编著 |
| 210 | @a北京@c电子工业出版社@d2011.01 | |
| 215 | @a213页@c图@d26cm | |
| 225 | 2 | @a新编电气与电子信息类规划教材@Axin bian dian qi yu dian zi xin xi lei gui hua jiao cai |
| 320 | @a有书目 | |
| 330 | @a本书介绍Verilog HDL硬件描述语言及电路设计方法，共11章，主要内容包括：Verilog层次化设计、Verilog基本语法、Verilog行为描述、组合逻辑建模、时序逻辑建模、为级仿真模型建模、各层次Verilog描述形式与电路建模、任务和函数、编译预处理、Verilog设计与综合中的陷阱、异步设计与同步设计的时序分析。本书配套实验，提供电子课件和习题参考答案。 | |
| 410 | 0 | @12001 @a新编电气与电子信息类规划教材 |
| 606 | 0 | @aVHDL语言@Avhdl yu yan@x程序设计@j教材 |
| 690 | @aTP312VH@v5 | |
| 701 | 0 | @a刘睿强@Aliu rui qiang@4编著 |
| 701 | 0 | @a童贞理@Atong zhen li@4编著 |
| 701 | 0 | @a尹洪剑@Ayin hong jian@4编著 |
| 801 | 0 | @aCN@c20110901 |
| 905 | @dTP312VH@eL660@f3 | |
| Verilog HDL数字系统设计及实践/刘睿强, 童贞理, 尹洪剑编著.-北京：电子工业出版社，2011.01 |
| 213页：图；26cm.-(新编电气与电子信息类规划教材) |
| ISBN 978-7-121-12021-3：CNY29.00 |
| 本书介绍Verilog HDL硬件描述语言及电路设计方法，共11章，主要内容包括：Verilog层次化设计、Verilog基本语法、Verilog行为描述、组合逻辑建模、时序逻辑建模、为级仿真模型建模、各层次Verilog描述形式与电路建模、任务和函数、编译预处理、Verilog设计与综合中的陷阱、异步设计与同步设计的时序分析。本书配套实验，提供电子课件和习题参考答案。 |
| ● |
| 相关链接 |
|
|
|
正题名：Verilog HDL数字系统设计及实践
索取号：TP312VH/L660
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1036945 | 210369457 | 自科二线400A/400A自科库 5排2列4层/ [索取号:TP312VH/L660] | 在馆 | |
| 2 | 1036946 | 210369466 | 期刊室512/301自科库 50排3列1层/ [索取号:TP312VH/L660] | 在馆 | |
| 3 | 1036947 | 210369475 | 自科库301/301自科库 56排1列3层/ [索取号:TP312VH/L660] | 在馆 |