|
000
|
01264oam2 2200277 450
|
|
001
|
0100004870
|
|
010
|
|
@a978-7-121-29495-2@dCNY59.00
|
|
100
|
|
@a20160826d2016 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aak z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a基于Xilinx Vivado的数字逻辑实验教程@Aji yu Xilinx Vivadode shu zi luo ji shi yan jiao cheng@f廉玉欣[等]编著
|
|
210
|
|
@a北京@c电子工业出版社@d2016.08
|
|
215
|
|
@a361页@c图@d26cm
|
|
225
|
2
|
@aEDA精品智汇馆
|
|
304
|
|
@a编著还有：侯博雅，王猛，侯云鹏
|
|
330
|
|
@a本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划(Xilinx University Program，XUP)的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。
|
|
333
|
|
@a电信技术人员
|
|
410
|
0
|
@12001 @aEDA精品智汇馆
|
|
606
|
0
|
@a现场可编程门阵列@x系统设计@j教材
|
|
606
|
0
|
@a数字电路@x逻辑设计@x实验@j教材
|
|
690
|
|
@aTP331.2@v5
|
|
701
|
0
|
@a廉玉欣@Alian yu xin@4编著
|
|
801
|
0
|
@aCN@c201701015
|
|
905
|
|
@a河南城建学院图书馆@dTP331.2@eL388
|
|
|
|
|
| |
| 基于Xilinx Vivado的数字逻辑实验教程/廉玉欣[等]编著.-北京：电子工业出版社，2016.08 |
| 361页：图；26cm.-(EDA精品智汇馆) |
| 使用对象：电信技术人员 |
| |
| ISBN 978-7-121-29495-2：CNY59.00 |
| 本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划(Xilinx University Program，XUP)的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。 |
| ● |
正题名：基于Xilinx Vivado的数字逻辑实验教程
索取号：TP331.2/L388
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
1361324
|
213613240
|
自科库301/301自科库 61排3列3层/
[索取号:TP331.2/L388]
|
在馆
|
|
