|
000
|
01422nam 2200301 450
|
|
001
|
012006211447
|
|
005
|
20060919161921.93
|
|
010
|
|
@a7-121-01494-7@dCNY35.00
|
|
100
|
|
@a20060617d2005 km y0chiy0120 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa a 000yy
|
|
200
|
1
|
@a数字系统设计与Verilog HDL@Ashu zi xi tong she ji yu Verilog HDL@f王金明编著@Fwang jin ming bian zhu
|
|
205
|
|
@a第2版
|
|
210
|
|
@a北京@c电子工业出版社@d2005.09
|
|
215
|
|
@axii, 371页@c图@d26cm
|
|
225
|
2
|
@aEDA工具应用丛书@AEDA gong ju ying yong cong shu
|
|
320
|
|
@a有书目。
|
|
330
|
|
@a本书按照“器件——软件——设计语言”的顺序介绍了数字系统设计的方法、ＣＰＬＤ／ＦＰＧＡ器件、典型的ＥＤＡ设计软件和Ｖｅｒｉｌｏｇ ＨＤＬ硬件描述语言。全书以具体的实例，详细介绍了用ＱｕａｒｔｕｓⅡ、ＭＡＸ＋ｐｌｕｓⅡ软件进行原理图设计和文本设计开发的过程，重点介绍了Ｖｅｒｉｌｏｇ ＨＤＬ数字设计，对仿真和模拟也做了深入阐述，并讨论了设计方法和设计优化问题。书中以大量数字设计实例为依据，全面地阐述了Ｖｅｒｉｌｏｇ ＨＤＬ硬件设计开发的方法。
|
|
333
|
|
@a高等院校电子工程、通信工程及相关专业高年级本科生和研究生
|
|
410
|
0
|
@12001 @aEDA工具应用丛书
|
|
606
|
0
|
@a硬件描述语言@Aying jian miao shu yu yan@x计算机辅助设计
|
|
606
|
0
|
@a数字系统@Ashu zi xi tong@x系统设计
|
|
610
|
0
|
@aVerilog HDL
|
|
690
|
|
@aTP271@v4
|
|
701
|
0
|
@a王金明@Awang jin ming@4编著
|
|
801
|
0
|
@aCN@bQSSK@c20060919
|
|
905
|
|
@a10447@dTP271@eW234
|
|
|
|
|
| |
| 数字系统设计与Verilog HDL/王金明编著.-第2版.-北京：电子工业出版社，2005.09 |
| xii, 371页：图；26cm.-(EDA工具应用丛书) |
| 使用对象：高等院校电子工程、通信工程及相关专业高年级本科生和研究生 |
| |
| ISBN 7-121-01494-7：CNY35.00 |
| 本书按照“器件——软件——设计语言”的顺序介绍了数字系统设计的方法、ＣＰＬＤ／ＦＰＧＡ器件、典型的ＥＤＡ设计软件和Ｖｅｒｉｌｏｇ ＨＤＬ硬件描述语言。全书以具体的实例，详细介绍了用ＱｕａｒｔｕｓⅡ、ＭＡＸ＋ｐｌｕｓⅡ软件进行原理图设计和文本设计开发的过程，重点介绍了Ｖｅｒｉｌｏｇ ＨＤＬ数字设计，对仿真和模拟也做了深入阐述，并讨论了设计方法和设计优化问题。书中以大量数字设计实例为依据，全面地阐述了Ｖｅｒｉｌｏｇ ＨＤＬ硬件设计开发的方法。 |
| ● |
正题名：数字系统设计与Verilog HDL
索取号：TP271/W234
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
588350
|
205883506
|
自科库301/301自科库 41排4列4层/
[索取号:TP271/W234]
|
在馆
|
|
|
2
|
588351
|
205883515
|
自科库301/301自科库 41排4列4层/
[索取号:TP271/W234]
|
在馆
|
|
|
3
|
588352
|
205883524
|
自科库301/301自科库 37排2列3层/
[索取号:TP271/W234]
|
在馆
|
|
