|
000
|
01357nam 2200301 450
|
|
001
|
212004043166
|
|
010
|
|
@a978-7-121-07990-0@dCNY39.80@z7-121-07990-9
|
|
100
|
|
@a20090905d2009 ekmy0chiy0121 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aak z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a数字系统设计与Verilog HDL@Ashu zi xi tong she ji yu Verilog HDL@f王金明编著
|
|
205
|
|
@a第3版
|
|
210
|
|
@a北京@c电子工业出版社@d2009.1
|
|
215
|
|
@axii, 333页@c图@d26cm
|
|
225
|
2
|
@aEDA工具应用丛书@AEDAgong ju ying yong cong shu
|
|
330
|
|
@a本书系统介绍了数字系统设计相关的知识, 主要内容包括: EDA技术、FPGA/CPLD器件、Vefilog硬件描述语言等。本书以Quartus II、Synplify Pro/Synplify软件为平台, 以Verilog-1995和Verilog-2001为语言标准, 以可综合的设计为重点, 以大量经过验证的数字设计实例为依据, 系统阐述了数字系统设计的方法与技术, 对设计优化做了探讨。
|
|
333
|
|
@a可作为电子、通信、信息、测控、电路与系统等专业高年级本科生和研究生的教学用书, 也可供从事电路设计和系统开发的工程技术人员阅读参考
|
|
410
|
0
|
@12001 @aEDA工具应用丛书
|
|
606
|
0
|
@a数字系统@Ashu zi xi tong@x系统设计
|
|
606
|
0
|
@a硬件描述语言@Aying jian miao shu yu yan@x计算机辅助设计@x数字电路
|
|
610
|
0
|
@aVHDL@AVHDL
|
|
690
|
|
@aTP271@v4
|
|
690
|
|
@aTN790.2@v4
|
|
701
|
0
|
@a王金明@Awang jin ming@4编著
|
|
801
|
0
|
@aCN@b海天@c20090914
|
|
905
|
|
@a@dTP271@eW2341@fTP271/W2341
|
|
|
|
|
| |
| 数字系统设计与Verilog HDL/王金明编著.-第3版.-北京：电子工业出版社，2009.1 |
| xii, 333页：图；26cm.-(EDA工具应用丛书) |
| 使用对象：可作为电子、通信、信息、测控、电路与系统等专业高年级本科生和研究生的教学用书, 也可供从事电路设计和系统开发的工程技术人员阅读参考 |
| |
| ISBN 978-7-121-07990-0：CNY39.80 |
| 本书系统介绍了数字系统设计相关的知识, 主要内容包括: EDA技术、FPGA/CPLD器件、Vefilog硬件描述语言等。本书以Quartus II、Synplify Pro/Synplify软件为平台, 以Verilog-1995和Verilog-2001为语言标准, 以可综合的设计为重点, 以大量经过验证的数字设计实例为依据, 系统阐述了数字系统设计的方法与技术, 对设计优化做了探讨。 |
| ● |
正题名：数字系统设计与Verilog HDL
索取号：TP271/W2341
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
880142
|
208801420
|
自科库301/301自科库 41排4列4层/
[索取号:TP271/W2341]
|
在馆
|
|
|
2
|
880143
|
208801439
|
自科库301/301自科库 41排4列4层/
[索取号:TP271/W2341]
|
在馆
|
|
|
3
|
880144
|
208801448
|
自科库301/301自科库 37排2列3层/
[索取号:TP271/W2341]
|
在馆
|
|
