书目信息 |
| 题名： |
从算法设计到硬线逻辑的实现
|
|
| 作者： | 夏宇闻 编著 | |
| 分册： | ||
| 出版信息： | 北京 高等教育出版社 2001.02 |
|
| 页数： | 292页 | |
| 开本： | 24cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TP312 | |
| 科图分类： | ||
| 主题词： | 软件 | |
| 电子资源： | ||
| ISBN： | 7-04-009252-2 | |
| 000 | 00784nam0 2200217 450 | |
| 001 | 0533665555 | |
| 005 | 20050330092443.70 | |
| 010 | @a7-04-009252-2@dCNY 22.00 | |
| 100 | @a20050330d2001 km y0chiy0120 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 200 | 1 | @a从算法设计到硬线逻辑的实现@Acong suan fa she ji dao ying xian luo ji de shi xian@e复杂数字逻辑系统的Verilog HDL设计技术和方法@f夏宇闻编著@Fxia yu wen bian zhu |
| 210 | @a北京@c高等教育出版社@d2001.02 | |
| 215 | @a292页@d24cm | |
| 300 | @a高等学校教材 | |
| 517 | 1 | @a复杂数字逻辑系统的Verilog HDL设计技术和方法@Afu za shu zi luo ji xi tong de Verilog HDL she ji ji shu he fang fa |
| 606 | 0 | @a软件 |
| 690 | @aTP312@v3 | |
| 701 | 0 | @a夏宇闻@Axia yu wen@4编著 |
| 801 | 0 | @aCN@bPFT@c20050330 |
| 905 | @a10447@dTP312@eX2221 | |
| 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog HDL设计技术和方法/夏宇闻编著.-北京：高等教育出版社，2001.02 |
| 292页；24cm |
| 高等学校教材 |
| ISBN 7-04-009252-2：CNY 22.00 |
| ● |
| 相关链接 |
|
|
|
正题名：从算法设计到硬线逻辑的实现
索取号：TP312/X2221
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 440244 | 204402440 | 自科二线404/404自科库 11排6列4层/ [索取号:TP312/X2221] | 在馆 | |
| 2 | 440245 | 204402459 | 自科库301/301自科库 46排6列5层/ [索取号:TP312/X2221] | 在馆 | |
| 3 | 440246 | 204402468 | 自科库301/301自科库 46排6列5层/ [索取号:TP312/X2221] | 在馆 |