书目信息 |
| 题名： |
AMD FPGA设计优化宝典
|
|
| 作者： | 高亚军 编著 | |
| 分册： | ||
| 出版信息： | 北京 电子工业出版社 2023.07 |
|
| 页数： | 432页 | |
| 开本： | 26cm | |
| 丛书名： | EDA精品智汇馆 | |
| 单 册： | ||
| 中图分类： | TP332.1 | |
| 科图分类： | ||
| 主题词： | 可编程序逻辑阵列--ke bian cheng xu luo ji zhen lie--系统设计 | |
| 电子资源： | ||
| ISBN： | 978-7-121-45725-8 | |
| 000 | 01131nam 2200253 450 | |
| 001 | 487892 | |
| 010 | @a978-7-121-45725-8@dCNY125.00 | |
| 100 | @a20220906d2023 em y0chiy50 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aa z 000yy | |
| 106 | @ar | |
| 200 | 1 | @aAMD FPGA设计优化宝典@AAMD FPGA she ji you hua bao dian@e面向Vivado/System Verilog@f高亚军编著 |
| 210 | @a北京@c电子工业出版社@d2023.07 | |
| 215 | @a432页@c图@d26cm | |
| 225 | 2 | @aEDA精品智汇馆@AEDA jing pin zhi hui guan |
| 330 | @a本书以Xilinx公司7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础, 介绍了与之匹配的RTL代码风格 (采用Sytem Verilog语言) 和基于Vivado的设计分析方法。全书共10章, 包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机等的代码风格与优化方法, 以及扇出和布线拥塞的优化方法。 | |
| 410 | 0 | @12001 @aEDA精品智汇馆 |
| 517 | 1 | @a面向Vivado/System Verilog@Amian xiang Vivado/System Verilog |
| 606 | 0 | @a可编程序逻辑阵列@Ake bian cheng xu luo ji zhen lie@x系统设计 |
| 690 | @aTP332.1@v5 | |
| 701 | 0 | @a高亚军@Agao ya jun@4编著 |
| 801 | 0 | @aCN@c20220906 |
| 905 | @a河南城建学院图书馆@dTP332.1@eG200 | |
| AMD FPGA设计优化宝典：面向Vivado/System Verilog/高亚军编著.-北京：电子工业出版社，2023.07 |
| 432页：图；26cm.-(EDA精品智汇馆) |
| ISBN 978-7-121-45725-8：CNY125.00 |
| 本书以Xilinx公司7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础, 介绍了与之匹配的RTL代码风格 (采用Sytem Verilog语言) 和基于Vivado的设计分析方法。全书共10章, 包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机等的代码风格与优化方法, 以及扇出和布线拥塞的优化方法。 |
| ● |
| 相关链接 |
|
|
|
正题名：AMD FPGA设计优化宝典
索取号：TP332.1/G200
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1598010 | 215980106 | 自科库301/301自科库 61排2列3层/ [索取号:TP332.1/G200] | 在馆 |