书目信息 |
| 题名： |
Verilog HDL高级数字设计
|
|
| 作者： | 西勒提 著 ；李广军 ， 林水生 ， 阎波 译 | |
| 分册： | ||
| 出版信息： | 北京 电子工业出版社 2019.01 |
|
| 页数： | 14, 649页 | |
| 开本： | 26cm | |
| 丛书名： | 国外电子与通信教材系列 | |
| 单 册： | ||
| 中图分类： | TP312VH | |
| 科图分类： | ||
| 主题词： | VHDL语言--VHDLyu yan--程序设计--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-121-22193-4 | |
| 000 | 01669nam 2200349 450 | |
| 001 | 012019000602 | |
| 010 | @a978-7-121-22193-4@dCNY115.00 | |
| 100 | @a20190117d2019 em y0chiy50 ea | |
| 101 | 1 | @achi@aeng@ceng |
| 102 | @aCN@b110000 | |
| 105 | @aak a 000yy | |
| 106 | @ar | |
| 200 | 1 | @aVerilog HDL高级数字设计@AVerilog HDLgao ji shu zi she ji@d= Advanced digital design with the Verilog HDL@f(美) Michael D. Ciletti著@F(mei) michael d. cilettizhu@g李广军, 林水生, 阎波等译@zeng |
| 210 | @a北京@c电子工业出版社@d2019.01 | |
| 215 | @a14, 649页@c图@d26cm | |
| 225 | 2 | @a国外电子与通信教材系列@Aguo wai dian zi yu tong xin jiao cai xi lie |
| 305 | @a译自原书第2版 | |
| 306 | @a本书中文简体字版专有出版权由Pearson Education (培生教育出版集团) 授予电子工业出版社 | |
| 314 | @a责任者规范汉译姓: 西勒提 | |
| 314 | @aMichael D. Ciletti, 美国科罗拉多大学电气与计算机工程系退休教授。 | |
| 320 | @a有书目 | |
| 330 | @a本书依据数字集成电路系统工程开发的要求与特点, 利用Verilog HDL对数字系统进行建模、设计与验证, 对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解, 内容包括: 集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计等。 | |
| 410 | 0 | @12001 @a国外电子与通信教材系列 |
| 500 | 10 | @aAdvanced digital design with the Verilog HDL@mChinese |
| 606 | 0 | @aVHDL语言@AVHDLyu yan@x程序设计@j教材 |
| 690 | @aTP312VH@v5 | |
| 701 | 1 | @a西勒提@Axi le ti@g(Ciletti, Michael D.)@4著 |
| 702 | 0 | @a李广军@Ali guang jun@4译 |
| 702 | 0 | @a林水生@Alin shui sheng@4译 |
| 702 | 0 | @a阎波@Ayan bo@4译 |
| 801 | 0 | @aCN@c20190117 |
| 905 | @a河南城建学院图书馆@b21423945@dTP312VH@eX066@f1 | |
| Verilog HDL高级数字设计= Advanced digital design with the Verilog HDL/(美) Michael D. Ciletti著/李广军, 林水生, 阎波等译.-北京：电子工业出版社，2019.01 |
| 14, 649页：图；26cm.-(国外电子与通信教材系列) |
| ISBN 978-7-121-22193-4：CNY115.00 |
| 本书依据数字集成电路系统工程开发的要求与特点, 利用Verilog HDL对数字系统进行建模、设计与验证, 对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解, 内容包括: 集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计等。 |
| ● |
| 相关链接 |
|
|
|
正题名：Verilog HDL高级数字设计
索取号：TP312VH/X066
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1423945 | 214239457 | 自科库301/301自科库 56排1列3层/ [索取号:TP312VH/X066] | 在馆 |