书目信息 |
| 题名： |
数字逻辑与EDA设计
|
|
| 作者： | 丁磊 主编 | |
| 分册： | ||
| 出版信息： | 北京 人民邮电出版社 2018.09 |
|
| 页数： | 308页 | |
| 开本： | 26cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TN702.2 ， TP331.2 | |
| 科图分类： | ||
| 主题词： | 数字逻辑--shu zi luo ji--高等学校--教材 , 电子电路--dian zi dian lu--计算机辅助设计--应用软件--高等学校--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-115-45934-3 | |
| 000 | 01095nam0 2200265 450 | |
| 001 | CAL 0120182577789 | |
| 010 | @a978-7-115-45934-3@dCNY56.00 | |
| 100 | @a20191007d2018 em y0chiy50 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aak a 000yy | |
| 200 | 1 | @a数字逻辑与EDA设计@Ashu zi luo ji yu EDA she ji@f丁磊主编 |
| 210 | @a北京@c人民邮电出版社@d2018.09 | |
| 215 | @a308页@c图@d26cm | |
| 300 | @a工业和信息化普通高等教育“十三五”规划教材立项项目 | |
| 320 | @a有书目 (第307-308页) | |
| 330 | @a本课程是计算机、通信、自动控制及信息等专业的重要专业基础课。核心内容包括数字逻辑及系统概述、组合逻辑电路分析、时序逻辑电路分析、数字系统设计方法学、硬件描述语言Verilog、基于VerilogHDL的组合电路设计及验证、基于Verilog的时序逻辑电路设计及验证。 | |
| 333 | @a普通高等学校电类规划教材 | |
| 606 | 0 | @a数字逻辑@Ashu zi luo ji@x高等学校@j教材 |
| 606 | 0 | @a电子电路@Adian zi dian lu@x计算机辅助设计@x应用软件@x高等学校@j教材 |
| 690 | @aTN702.2@v5 | |
| 690 | @aTP331.2@v5 | |
| 701 | 0 | @a丁磊@Ading lei@4主编 |
| 801 | 0 | @aCN@c20191007 |
| 905 | @a河南城建学院图书馆@dTP331.2@eD543 | |
| 数字逻辑与EDA设计/丁磊主编.-北京：人民邮电出版社，2018.09 |
| 308页：图；26cm |
| 工业和信息化普通高等教育“十三五”规划教材立项项目.-使用对象：普通高等学校电类规划教材 |
| ISBN 978-7-115-45934-3：CNY56.00 |
| 本课程是计算机、通信、自动控制及信息等专业的重要专业基础课。核心内容包括数字逻辑及系统概述、组合逻辑电路分析、时序逻辑电路分析、数字系统设计方法学、硬件描述语言Verilog、基于VerilogHDL的组合电路设计及验证、基于Verilog的时序逻辑电路设计及验证。 |
| ● |
| 相关链接 |
|
|
|
正题名：数字逻辑与EDA设计
索取号：TP331.2/D543
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1436724 | 214367246 | 自科库301/301自科库 54排1列3层/ [索取号:TP331.2/D543] | 在馆 | |
| 2 | 1436725 | 214367255 | 自科库301/301自科库 54排1列3层/ [索取号:TP331.2/D543] | 在馆 |