书目信息 |
| 题名： |
FPGA设计与Verilog HDL实现
|
|
| 作者： | 王金明 编著 | |
| 分册： | ||
| 出版信息： | 北京 电子工业出版社 2021.01 |
|
| 页数： | 316页 | |
| 开本： | 26cm | |
| 丛书名： | 英特尔FPGA中国创新中心系列丛书 | |
| 单 册： | ||
| 中图分类： | TP332.1 | |
| 科图分类： | ||
| 主题词： | 可编程序逻辑阵列--ke bian cheng xu luo ji zhen lie--系统设计--高等教育--教材 , VHDL语言--VHDL yu yan--程序设计--高等教育--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-121-38766-1 | |
| 000 | 01170nam 2200277 450 | |
| 001 | CAL 0120217112453 | |
| 010 | @a978-7-121-38766-1@dCNY65.00 | |
| 100 | @a20210318d2021 em y0chiy50 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aak a 000yy | |
| 106 | @ar | |
| 200 | 1 | @aFPGA设计与Verilog HDL实现@AFPGA she ji yu Verilog HDL shi xian@f王金明编著 |
| 210 | @a北京@c电子工业出版社@d2021.01 | |
| 215 | @a316页@c图@d26cm | |
| 225 | 2 | @a英特尔FPGA中国创新中心系列丛书@Aying te er FPGA zhong guo chuang xin zhong xin xi lie cong shu |
| 320 | @a有书目 | |
| 330 | @a全书共12章, 主要内容包括: EDA技术概述, FPGA/CPLD器件的结构与配置, Quartus Prime集成开发工具, Verilog语法与要素、行为语句, 多层次结构电路的设计, 有限状态机设计, Verilog仿真, Verilog设计与实践等。 | |
| 333 | @a普通高等教育“十三五”规划教材 | |
| 410 | 0 | @12001 @a英特尔FPGA中国创新中心系列丛书 |
| 606 | 0 | @a可编程序逻辑阵列@Ake bian cheng xu luo ji zhen lie@x系统设计@x高等教育@j教材 |
| 606 | 0 | @aVHDL语言@AVHDL yu yan@x程序设计@x高等教育@j教材 |
| 690 | @aTP332.1@v5 | |
| 701 | 0 | @a王金明@Awang jin ming@4编著 |
| 801 | 0 | @aCN@c20210906 |
| 905 | @a河南城建学院图书馆@dTP332.1@eW234 | |
| FPGA设计与Verilog HDL实现/王金明编著.-北京：电子工业出版社，2021.01 |
| 316页：图；26cm.-(英特尔FPGA中国创新中心系列丛书) |
| 使用对象：普通高等教育“十三五”规划教材 |
| ISBN 978-7-121-38766-1：CNY65.00 |
| 全书共12章, 主要内容包括: EDA技术概述, FPGA/CPLD器件的结构与配置, Quartus Prime集成开发工具, Verilog语法与要素、行为语句, 多层次结构电路的设计, 有限状态机设计, Verilog仿真, Verilog设计与实践等。 |
| ● |
| 相关链接 |
|
|
|
正题名：FPGA设计与Verilog HDL实现
索取号：TP332.1/W234
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1516861 | 215168618 | 自科库301/301自科库 54排6列1层/ [索取号:TP332.1/W234] | 在馆 | |
| 2 | 1516862 | 215168627 | 自科库301/301自科库 54排6列1层/ [索取号:TP332.1/W234] | 在馆 |