书目信息 |
| 题名： |
基于Verilog HDL的数字系统设计与实现
|
|
| 作者： | 赵科 ， 鞠艳杰 编著 | |
| 分册： | ||
| 出版信息： | 北京 电子工业出版社 2019.02 |
|
| 页数： | 231页 | |
| 开本： | 26cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TP312VH | |
| 科图分类： | ||
| 主题词： | VHDL语言--VHDLyu yan--程序设计--高等教育--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-121-35713-8 | |
| 000 | 01021nam0 2200253 450 | |
| 001 | 012019000605 | |
| 010 | @a978-7-121-35713-8@dCNY39.80 | |
| 100 | @a20190304d2019 em y0chiy50 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aak a 000yy | |
| 106 | @ar | |
| 200 | 1 | @a基于Verilog HDL的数字系统设计与实现@Aji yu Verilog HDLde shu zi xi tong she ji yu shi xian@f赵科, 鞠艳杰编著@Fzhao ke , ju yan jie bian zhu |
| 210 | @a北京@c电子工业出版社@d2019.02 | |
| 215 | @a231页@c图@d26cm | |
| 300 | @a电子信息科学与工程类专业规划教材 普通高等教育“十三五”规划教材 | |
| 320 | @a有书目 | |
| 330 | @a本书共分为基础篇、入门篇、提高篇、应用篇四部分, 包括硬件开发平台及集成开发平台、Verilog HDL语言基础、组合逻辑电路设计、时序逻辑电路设计、时序状态机设计等9章内容。 | |
| 606 | 0 | @aVHDL语言@AVHDLyu yan@x程序设计@x高等教育@j教材 |
| 690 | @aTP312VH@v5 | |
| 701 | 0 | @a赵科@Azhao ke@4编著 |
| 701 | 0 | @a鞠艳杰@Aju yan jie@4编著 |
| 801 | 0 | @aCN@c20190304 |
| 905 | @a河南城建学院图书馆@b21423949-50@dTP312VH@eZ301@f2 | |
| 基于Verilog HDL的数字系统设计与实现/赵科, 鞠艳杰编著.-北京：电子工业出版社，2019.02 |
| 231页：图；26cm |
| 电子信息科学与工程类专业规划教材 普通高等教育“十三五”规划教材 |
| ISBN 978-7-121-35713-8：CNY39.80 |
| 本书共分为基础篇、入门篇、提高篇、应用篇四部分, 包括硬件开发平台及集成开发平台、Verilog HDL语言基础、组合逻辑电路设计、时序逻辑电路设计、时序状态机设计等9章内容。 |
| ● |
| 相关链接 |
|
|
|
正题名：基于Verilog HDL的数字系统设计与实现
索取号：TP312VH/Z301
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1423949 | 214239493 | 自科库301/301自科库 56排1列3层/ [索取号:TP312VH/Z301] | 在馆 | |
| 2 | 1423950 | 214239509 | 自科库301/301自科库 56排1列3层/ [索取号:TP312VH/Z301] | 在馆 |