|
000
|
01243nam 2200277 450
|
|
001
|
212004042678
|
|
010
|
|
@a978-7-121-08292-4@dCNY29.80@z7-121-08292-6
|
|
100
|
|
@a20090904d2009 em y0chiy0121 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aak a 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@aVerilog HDL数字系统设计与验证@AVerilog HDLshu zi xi tong she ji yu yan zheng@f乔庐峰编著
|
|
210
|
|
@a北京@c电子工业出版社@d2009.4
|
|
215
|
|
@a255页@c图@d26cm
|
|
225
|
2
|
@a电子信息与电气学科规划教材@Adian zi xin xi yu dian qi xue ke gui hua jiao cai
|
|
320
|
|
@a有书目
|
|
330
|
|
@a本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。本书以Verilog-1995和Verilog-2001标准为基础, 重视电路仿真与验证, 紧密结合设计实践, 可以帮助读者掌握规范的电路设计方法。
|
|
333
|
|
@a适合通信工程、电子工程及相关专业的高年级本科生、硕士生作为教材使用
|
|
410
|
0
|
@12001 @a电子信息与电气学科规划教材
|
|
606
|
0
|
@a硬件描述语言@Aying jian miao shu yu yan@x程序设计@x高等学校@j教材
|
|
610
|
0
|
@aVerilog HDL@AVerilog HDL
|
|
690
|
|
@aTP312VH@v4
|
|
701
|
0
|
@a乔庐峰@Aqiao lu feng@4编著
|
|
801
|
0
|
@aCN@b海天@c20090914
|
|
905
|
|
@a@dTP312VH@eQ320@fTP312VH/Q320
|
|
|
|
|
| |
| Verilog HDL数字系统设计与验证/乔庐峰编著.-北京：电子工业出版社，2009.4 |
| 255页：图；26cm.-(电子信息与电气学科规划教材) |
| 使用对象：适合通信工程、电子工程及相关专业的高年级本科生、硕士生作为教材使用 |
| |
| ISBN 978-7-121-08292-4：CNY29.80 |
| 本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。本书以Verilog-1995和Verilog-2001标准为基础, 重视电路仿真与验证, 紧密结合设计实践, 可以帮助读者掌握规范的电路设计方法。 |
| ● |
正题名：Verilog HDL数字系统设计与验证
索取号：TP312VH/Q320
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
879225
|
208792252
|
自科库301/301自科库 56排1列3层/
[索取号:TP312VH/Q320]
|
在馆
|
|
|
2
|
879226
|
208792261
|
期刊室512/301自科库 50排3列1层/
[索取号:TP312VH/Q320]
|
在馆
|
|
|
3
|
879227
|
208792270
|
自科二线400A/400A自科库 5排2列4层/
[索取号:TP312VH/Q320]
|
在馆
|
|
