书目信息 |
| 题名： |
高级HDL综合和SoC原型设计
|
|
| 作者： | 塔拉特 著 ；魏东 ， 孙健 译 | |
| 分册： | ||
| 出版信息： | 北京 科学出版社 2025.01 |
|
| 页数： | xii, 255页 | |
| 开本： | 26cm | |
| 丛书名： | 数字IC设计工程师丛书 | |
| 单 册： | ||
| 中图分类： | TN402 | |
| 科图分类： | ||
| 主题词： | 集成电路--ji cheng dian lu--芯片--设计 | |
| 电子资源： | ||
| ISBN： | 978-7-03-080188-3 | |
| 000 | 02218nam 2200301 450 | |
| 001 | 91480 | |
| 005 | 20250817082359.21 | |
| 010 | @a978-7-03-080188-3@dCNY78.00 | |
| 100 | @a20241225d2025 em y0chiy50 ea | |
| 101 | 1 | @achi@ceng@cinc |
| 102 | @aCN@b110000 | |
| 105 | @aa z 000yy | |
| 106 | @ar | |
| 200 | 1 | @a高级HDL综合和SoC原型设计@Agao ji HDL zong he he SoC yuan xing she ji@f(印) 瓦伊巴夫·塔拉特著@d= Advanced HDL synthesis and SOC prototyping: RTL design using Verilog@fVaibbhav Taraate@g魏东, 孙健译@zeng |
| 210 | @a北京@c科学出版社@d2025.01 | |
| 215 | @axii, 255页@c图@d26cm | |
| 225 | 2 | @a数字IC设计工程师丛书@Ashu zi IC she ji gong cheng shi cong shu |
| 314 | @a瓦伊巴夫·塔拉特, “Semiconductor Training@Rs.1”的创办者和导师。1995年获得Shivaji (Kolhapur) 大学的电子学士学位, 并因在所有工程学部中排名第一而获得金质奖章。1999年毕业于印度理工学院孟买分校, 主修航空航天控制与制导, 获得硕士学位。在半定制ASIC和FPGA设计方面有超过15年的经验, 主要使用HDL语言 (Verilog和VHDL) 。曾在多家跨国公司担任顾问、高级设计工程师、技术经理。专业领域包括VHDL设计、Verilog设计、复杂FPGA系统设计、低功耗设计、综合/优化、静态时序分析、使用微处理器进行系统设计、高速VLSI设计, 以及复杂的SoC架构设计。魏东, IC修真院后端设计高级讲师, 20年+集成电路从业经验, 精通数字IC后端实现, 先后就职于奇梦达 (专家工程师) 、航空航天研究所 (专家工程师), 从350nm到7nm的数十款芯片流片经验。孙健, 2009年4月获得西北工业大学信号与信息处理专业硕士学位, 现就职于西安微电子技术研究所, 主要研究方向为微电子学与固体电子学、计算机科学与技术。 | |
| 330 | @a本书共16章, 内容包括: 概述、SoC设计、RTL设计指南、RTL设计和验证、处理器设计和架构设计、SoC设计中的总线和协议、存储器和存储控制器、DSP算法与视频处理、ASIC和FPGA综合、静态时序分析、SoC原型设计、SoC原型设计指南、设计集成与SoC综合、互连线延迟和时序、SoC原型设计和调试技巧、板级测试。 | |
| 410 | 0 | @12001 @a数字IC设计工程师丛书 |
| 500 | 10 | @aAdvanced HDL synthesis and SOC prototyping: RTL design using Verilog@mChinese |
| 606 | 0 | @a集成电路@Aji cheng dian lu@x芯片@x设计 |
| 690 | @aTN402@v5 | |
| 701 | 1 | @a塔拉特@Ata la te@g(Taraate, Vaibbhav)@4著 |
| 702 | 0 | @a魏东@Awei dong@4译 |
| 702 | 0 | @a孙健@Asun jian@4译 |
| 801 | 0 | @aCN@c20250909 |
| 905 | @a河南城建学院图书馆@dTN402@eT015@f1 | |
| 高级HDL综合和SoC原型设计/(印) 瓦伊巴夫·塔拉特著= Advanced HDL synthesis and SOC prototyping: RTL design using Verilog/Vaibbhav Taraate/魏东, 孙健译.-北京：科学出版社，2025.01 |
| xii, 255页：图；26cm.-(数字IC设计工程师丛书) |
| ISBN 978-7-03-080188-3：CNY78.00 |
| 本书共16章, 内容包括: 概述、SoC设计、RTL设计指南、RTL设计和验证、处理器设计和架构设计、SoC设计中的总线和协议、存储器和存储控制器、DSP算法与视频处理、ASIC和FPGA综合、静态时序分析、SoC原型设计、SoC原型设计指南、设计集成与SoC综合、互连线延迟和时序、SoC原型设计和调试技巧、板级测试。 |
| ● |
| 相关链接 |
|
|
|
正题名：高级HDL综合和SoC原型设计
索取号：TN402/T015
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1625442 | 216254425 | 自科库301/ [索取号:TN402/T015] | 在馆 |