书目信息 |
| 题名： |
数字系统设计与Verilog HDL
|
|
| 作者： | 王金明 ， 曹阳 编著 | |
| 分册： | ||
| 出版信息： | 北京 电子工业出版社 2020.04 |
|
| 页数： | X, 354页 | |
| 开本： | 26cm | |
| 丛书名： | ||
| 单 册： | ||
| 中图分类： | TP271 ， TN790.2 | |
| 科图分类： | ||
| 主题词： | 数字系统--shu zi xi tong--系统设计--高等教育--教材 , VHDL语言--VHDL yu yan--数字电路--高等教育--教材 | |
| 电子资源： | ||
| ISBN： | 978-7-121-38499-8 | |
| 000 | 01247nam0 2200289 450 | |
| 001 | 202020138877 | |
| 005 | 20200926181339.0 | |
| 010 | @a978-7-121-38499-8@dCNY59.00 | |
| 100 | @a20200915d2020 em y0chiy50 ea | |
| 101 | 0 | @achi |
| 102 | @aCN@b110000 | |
| 105 | @aa a 000yy | |
| 106 | @ar | |
| 200 | 1 | @a数字系统设计与Verilog HDL@Ashu zi xi tong she ji yu Verilog HDL@eVivado版@f王金明, 曹阳编著 |
| 210 | @a北京@c电子工业出版社@d2020.04 | |
| 215 | @aX, 354页@c图@d26cm | |
| 320 | @a有书目 | |
| 330 | @a本书根据EDA课程教学要求, 以提高数字系统设计能力为目标, 系统阐述FPGA数字开发的相关知识, 主要内容包括EDA技术概述、FPGA/CPLD器件结构、Verilog硬件描述语言及设计案例等。全书以Vivado、ModelSim软件为工具, 以Verilog-1995和Verilog-2001语言标准为依据, 以可综合的设计为重点, 通过诸多精选设计案例, 系统阐述数字系统设计方法与思想, 由浅入深地介绍Verilog工程开发的手段与技能。 | |
| 333 | @a普通高等教育EDA技术规划教材 | |
| 606 | 0 | @a数字系统@Ashu zi xi tong@x系统设计@x高等教育@j教材 |
| 606 | 0 | @aVHDL语言@AVHDL yu yan@x数字电路@x高等教育@j教材 |
| 690 | @aTP271@v5 | |
| 690 | @aTN790.2@v5 | |
| 701 | 0 | @a王金明@Awang jin ming@4编著 |
| 701 | 0 | @a曹阳@Acao yang@4编著 |
| 801 | 0 | @aCN@c20200401 |
| 905 | @a河南城建学院图书馆@dTP271@eW234 | |
| 数字系统设计与Verilog HDL：Vivado版/王金明, 曹阳编著.-北京：电子工业出版社，2020.04 |
| X, 354页：图；26cm |
| 使用对象：普通高等教育EDA技术规划教材 |
| ISBN 978-7-121-38499-8：CNY59.00 |
| 本书根据EDA课程教学要求, 以提高数字系统设计能力为目标, 系统阐述FPGA数字开发的相关知识, 主要内容包括EDA技术概述、FPGA/CPLD器件结构、Verilog硬件描述语言及设计案例等。全书以Vivado、ModelSim软件为工具, 以Verilog-1995和Verilog-2001语言标准为依据, 以可综合的设计为重点, 通过诸多精选设计案例, 系统阐述数字系统设计方法与思想, 由浅入深地介绍Verilog工程开发的手段与技能。 |
| ● |
| 相关链接 |
|
|
|
正题名：数字系统设计与Verilog HDL
索取号：TP271/W234
预约/预借
| 序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
| 1 | 1488201 | 214882019 | 自科库301/301自科库 37排4列3层/ [索取号:TP271/W234] | 在馆 | |
| 2 | 1488202 | 214882028 | 自科库301/301自科库 37排4列3层/ [索取号:TP271/W234] | 在馆 |